CD4094的引脚定义如图1。其中(1)脚为锁存端，(2)脚为串行数据输入端，(3)脚为串行时钟端。(1)脚为高电平时，8位并行输出口Q1～Q8在时钟的上升沿随串行输入而变化；(1)脚为低电平时，输出锁定。利用锁存端可方便地进行片选和级联输出控制。(15)脚为并行输出状态控制端，(15)脚为低电平时，并行输出端处在高阻状态，在用CD4094作显示输出时，可使显示数码闪烁。(9)脚QS、(10)脚Q′S是串行数据输出端，用于级联。QS端在第9个串行时钟的上升沿开始输出，Q′S端在第9个串行时钟的下降沿开始输出。838电子 当CD4094电源为5V时，输出电流大于3．2MA，灌电流为1 MA。串行时钟频率可达2．5MHZ。
因篇幅问题不能全部显示，请点此查看更多更全内容