(12)发明专利申请
(10)申请公布号 CN 105656473 A (43)申请公布日 2016.06.08
(21)申请号 201610200288.6(22)申请日 2016.03.31
(71)申请人华为技术有限公司
地址518129 广东省深圳市龙岗区坂田华为
总部办公楼(72)发明人朱文锐 张德华 赵磊
(74)专利代理机构广州三环专利代理有限公司
44202
代理人郝传鑫 熊永强(51)Int.Cl.
H03K 19/094(2006.01)
权利要求书2页 说明书9页 附图4页
(54)发明名称
一种适用于硅光调制器的高速率高摆幅的驱动器电路(57)摘要
本发明实施例公开了一种适用于硅光调制器的高速率高摆幅的驱动器电路，其中，驱动器电路分别与驱动器前级电路、调制器负载连接，驱动器电路包括至少一条输出电路，输出电路包括：第一反相器、第一电压偏置模块、第二反相器、第二电压偏置模块以及电感；其中：第一反相器的输入端与驱动器前级电路的输出端连接；第一反相器的输出端与第一电压偏置模块的输入端连接；第一电压偏置模块的输出端与第二反相器的输入端连接；第二反相器的输出端与第二电压偏置模块的输入端连接；第二电压偏置模块的输出端与电感的输入端连接；电感的输出端与调制器负载的输入端连接。通过这样的电路连接形成的驱动器电路，在保证高速率的同时，提高了驱动器输出摆幅。
C N 1 0 5 6 5 6 4 7 3 ACN 105656473 A
权 利 要 求 书
1/2页
1.一种适用于硅光调制器的高速率高摆幅的驱动器电路，其特征在于，所述驱动器电路分别与驱动器前级电路、调制器负载连接，所述驱动器电路包括至少一条输出电路，所述输出电路包括：第一反相器、第一电压偏置模块、第二反相器、第二电压偏置模块以及电感；其中：
所述第一反相器的输入端与所述驱动器前级电路的输出端连接；所述第一反相器的输出端与所述第一电压偏置模块的输入端连接；所述第一电压偏置模块的输出端与所述第二反相器的输入端连接；所述第二反相器的输出端与所述第二电压偏置模块的输入端连接；所述第二电压偏置模块的输出端与所述电感的输入端连接；所述电感的输出端与所述调制器负载的输入端连接。2.根据权利要求1所述的驱动器电路，其特征在于，所述第一反相器包括核心P型金属氧化物半导体型场效应管PMOS以及核心N型金属氧化物半导体型场效应管NMOS，其中：
所述核心PMOS的栅极分别与所述驱动器前级电路输出端以及所述核心NMOS的栅极连接；
所述核心PMOS的漏极分别与所述核心NMOS的漏极以及所述第一电压偏置模块的输入端连接；
所述核心PMOS的源级连接第一电源；
所述核心NMOS的栅极与所述驱动器前级电路的输出端连接；所述核心NMOS的漏极与所述第一电压偏置模块的输入端连接；所述核心NMOS的源极接地。
3.根据权利要求2所述的驱动器电路，其特征在于，所述第一电压偏置模块包括第一电容以及第一电阻；其中：
所述第一电容的第一端分别与所述核心PMOS的漏极以及所述核心NMOS的漏极连接；所述第一电容的第二端分别与所述第一电阻的第一端以及所述第二反相器的输入端连接，所述第一电阻的第二端与第一偏置电压连接。
4.根据权利要求3所述的驱动器电路，其特征在于，所述第二反相器包括：输入/输出P型金属氧化物半导体型场效应管I/O PMOS以及输入/输出N型金属氧化物半导体型场效应管I/O NMOS；其中：
所述I/O PMOS的栅极分别与所述第一电容的第二端、所述第一电阻的第一端以及所述I/O NMOS的栅极连接；
所述I/O PMOS的漏极分别与所述第二电压偏置模块的输入端以及所述I/O NMOS的漏极连接；
所述I/O PMOS的源级接第二电源；
所述I/O NMOS的栅极分别与所述第一电容的第二端以及所述第一电阻的第一端连接；所述I/O NMOS的漏极与所述第二电压偏置模块的输入端连接，所述I/O NMOS的源极接地。
5.根据权利要求4所述的驱动器电路，其特征在于，所述第二电压偏置模块包括第二电容以及第二电阻；其中：
所述第二电容的第一端分别与所述I/O PMOS的漏极以及所述I/O NMOS的漏极连接；
2
CN 105656473 A
权 利 要 求 书
2/2页
所述第二电容的第二端分别与所述第二电阻的第一端以及所述电感的输入端连接；所述第二电阻的第二端与第二偏置电压连接。
6.根据权利要求1～5中任意一项所述的驱动器电路，其特征在于，所述第一反相器用于缓冲驱动器前级电路的输出信号。
7.根据权利要求6所述的驱动器电路，其特征在于，所述第一电压偏置模块用于调整所述第一反相器放大处理后的放大信号的偏置电压。
8.根据权利要求6或7所述的驱动器电路，其特征在于，所述第二反相器用于放大所述第一电压偏置模块偏置处理后的信号。
9.根据权利要求8所述的驱动器电路，其特征在于，所述第二电压偏置模块用于调整第二反相器输出的缓冲处理后的缓冲信号的偏置电压。
10.根据权利要求2～4中任意一项所述的驱动器电路，其特征在于，所述第一电源的工作电压值低于所述第二电源的工作电压值。
其特征在于，所述电感包括嵌入在芯片内部的11.根据权利要求10所述的驱动器电路，
电感和封装产生的寄生电感中的至少一种。
12.根据权利要求11所述的驱动器电路，其特征在于，所述电感与所述调制器负载形成LC带宽扩展电路，以进行带宽扩展。
3
CN 105656473 A
说 明 书
1/9页
一种适用于硅光调制器的高速率高摆幅的驱动器电路
技术领域
[0001]本发明涉及通信技术领域，尤其涉及一种适用于硅光调制器的高速率高摆幅的驱动器电路。
背景技术
[0002]随着通信技术的发展，现代社会对信息的需求量呈指数增长，在短距离通信方面，随着芯片尺寸的不断减小，速度不断提高，传统电互连技术面临寄生效应加剧、传输带宽受限等一系列瓶颈,光互连技术也因其具有不同信号之间传输互不干扰以及巨大带宽等优势，已成为代替金属互连的理想解决方案，而在光互连技术领域中，硅光技术又被普遍认为是下一代的关键技术。[0003]目前，越来越多利用硅光技术制作的光器件，以硅光调制器(硅光调制器主要是以硅基材料制作的调制器)为例，在实践中发现，输入到硅光调制器的驱动电压是决定硅光调制器能否正常工作的重要因素，而驱动电压与驱动器前级电路的输出电压息息相关。具体地，可参阅图1所示的驱动器电路，在图1中，驱动器前级电路输出一对差分信号(D1、)，并将这一对差分信号分别经过反相器，并将经过反相器后的两个差分信号分别与硅光调制器的两个极板连接。由于这种驱动器电路中包含的反相器主要是由互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)管所搭建，而加载在硅光调制器上的电压受限于CMOS管的最大工作电压。CMOS管的最大工作电压与其工艺节点和系统所需速率有关。例如，为了获得25Gbps的驱动速率，那么40nm以下CMOS核心管搭建的反相器才能满足这种速率要求。对于40nm以下CMOS管工艺，其最大工作电压则仅为1V左右。即单级反相器的输出驱动电压仅为1V左右。图1所示方法加载在硅光调制器上驱动电压仅为反相器输出的电压的2倍，约为2V，则可能会因为驱动电压太小，而难以驱动硅光调制器正常工作。在实践中，为了解决上述驱动电压太小而无法正常驱动硅光调制器正常工作的问题。也采用了一些增加驱动器的极板数，或者多段驱动器驱动多段调制器的方式，然而，这些方式会增加生产制作的复杂度，增加生产制作的成本。而如果采用工作电压更高的MOS管，则其速率又会受到很大影响。因此，如何在提高驱动器输出电压的同时又保持高速率是一个亟需解决的问题。
发明内容
[0004]本发明实施例公开了一种适用于硅光调制器的高速率高摆幅的驱动器电路，用于解决如何在提高驱动器输出电压的同时又保持高速率的问题。
[0005]本发明实施例第一方面公开了一种适用于硅光调制器的高速率高摆幅的驱动器电路，所述驱动器电路分别与驱动器前级电路、调制器负载连接，所述驱动器电路包括至少一条输出电路，所述输出电路包括：第一反相器、第一电压偏置模块、第二反相器、第二电压偏置模块以及电感；其中：
[0006]所述第一反相器的输入端与所述驱动器前级电路的输出端连接；
4
CN 105656473 A[0007]
说 明 书
2/9页
所述第一反相器的输出端与所述第一电压偏置模块的输入端连接；
[0008]所述第一电压偏置模块的输出端与所述第二反相器的输入端连接；[0009]所述第二反相器的输出端与所述第二电压偏置模块的输入端连接；[0010]所述第二电压偏置模块的输出端与所述电感的输入端连接；[0011]所述电感的输出端与所述调制器负载的输入端连接。通过实施该驱动器电路，能够提高驱动器输出电压的摆幅。
[0012]结合第一方面的驱动器电路，在第一方面的第一种可能的驱动器电路中，所述第一反相器包括核心P型金属氧化物半导体型场效应管PMOS以及核心N型金属氧化物半导体型场效应管NMOS，其中：
[0013]所述核心PMOS的栅极分别与所述驱动器前级电路输出端以及所述核心NMOS的栅极连接；
[0014]所述核心PMOS的漏极分别与所述核心NMOS的漏极以及所述第一电压偏置模块的输入端连接；
[0015]所述核心PMOS的源级连接第一电源；
[0016]所述核心NMOS的栅极与所述驱动器前级电路的输出端连接；[0017]所述核心NMOS的漏极与所述第一电压偏置模块的输入端连接；[0018]所述核心NMOS的源极接地。
[0019]第一方面的第一种可能的驱动器电路，在第一方面的第二种可能的驱动器电路中，所述第一电压偏置模块包括第一电容以及第一电阻；其中：
[0020]所述第一电容的第一端分别与所述核心PMOS的漏极以及所述核心NMOS的漏极连接；
[0021]所述第一电容的第二端分别与所述第一电阻的第一端以及所述第二反相器的输入端连接，所述第一电阻的第二端与第一偏置电压连接。[0022]结合第一方面的第二种可能的驱动器电路，在第一方面的第三种可能的驱动器电路中，所述第二反相器包括：输入/输出P型金属氧化物半导体型场效应管I/O PMOS以及输入/输出N型金属氧化物半导体型场效应管I/O NMOS；其中：[0023]所述I/O PMOS的栅极分别与所述第一电容的第二端、所述第一电阻的第一端以及所述I/O NMOS的栅极连接；
[0024]所述I/O PMOS的漏极分别与所述第二电压偏置模块的输入端以及所述I/O NMOS的漏极连接；
[0025]所述I/O PMOS的源级接第二电源；
[0026]所述I/O NMOS的栅极分别与所述第一电容的第二端以及所述第一电阻的第一端连接；
[0027]所述I/O NMOS的漏极与所述第二电压偏置模块的输入端连接，所述I/O NMOS的源极接地。这里引入第二反相器，由于其使用的I/O MOS管耐压更高，因此其电源电压更高，从而其可以输出高摆幅的电压。
[0028]结合第一方面的第三种可能的驱动器电路，在第一方面的第四种可能的驱动器电路中，所述第二电压偏置模块包括第二电容以及第二电阻；其中：
[0029]所述第二电容的第一端分别与所述I/O PMOS的漏极以及所述I/O NMOS的漏极连
5
CN 105656473 A
说 明 书
3/9页
接；
[0030]
所述第二电容的第二端分别与所述第二电阻的第一端以及所述电感的输入端连
接；
所述第二电阻的第二端与第二偏置电压连接。
[0032]结合第一方面的驱动器电路、第一方面的第一种可能的驱动器电路、第一方面的第二种可能的驱动器电路、第一方面的第三种可能的驱动器电路以及第一方面的第四种可能的驱动器电路中任意一种驱动器电路，在第一方面的第五种可能的驱动器输出电路驱动器电路中，所述第一反相器用于缓冲驱动器前级电路的输出信号。[0033]结合第一方面的第五种可能的驱动器电路，在第一方面的第六种可能的驱动器电路中，所述第一电压偏置模块用于调整所述第一反相器放大处理后的放大信号的偏置电压。
[0034]结合第一方面的第五种可能的驱动器电路或者第一方面的第六种可能的驱动器电路，在第一方面的第七种可能的驱动器电路中，所述第二反相器用于放大所述第一电压偏置模块偏置处理后的信号。
[0035]结合第一方面的第七种可能的驱动器电路，在第一方面的第八种可能的驱动器电路中，所述第二电压偏置模块用于调整第二反相器输出的缓冲处理后的缓冲信号的偏置电压。
[0036]结合第一方面的第一种可能的驱动器电路、第一方面的第二种可能的驱动器电路以及第一方面的第三种可能的驱动器电路中的任意一种驱动器电路，在第一方面的第九种可能的驱动器电路中，所述第一电源的工作电压值低于所述第二电源的工作电压值。[0037]结合第一方面的第九种可能的驱动器电路，在第一方面的第十种可能的驱动器电路中，所述电感包括嵌入在芯片内部的电感和封装产生的寄生电感中的至少一种。[0038]结合第一方面的第十种可能的驱动器电路，在第一方面的第十一种可能的驱动器电路中，所述电感用于与所述调制器负载形成LC带宽扩展电路，以进行带宽扩展。通过将电感与调制器负载(如MZM的电容)结合，形成LC带宽扩展，可以扩展I/O反相器的带宽，从而保证了驱动器的高速率。
[0039]本发明实施例公开的驱动器电路分别与驱动器前级电路、调制器负载连接，驱动器电路包括至少一条输出电路，输出电路包括：第一反相器、第一电压偏置模块、第二反相器、第二电压偏置模块以及电感；其中：第一反相器的输入端与驱动器前级电路的输出端连接；第一反相器的输出端与第一电压偏置模块的输入端连接；第一电压偏置模块的输出端与第二反相器的输入端连接；第二反相器的输出端与第二电压偏置模块的输入端连接；第二电压偏置模块的输出端与电感的输入端连接；电感的输出端与调制器负载的输入端连接。在本发明实施例中，驱动器前级电路输出的信号经过放大和缓冲，输出满幅数字信号进入第一反相器；第一反相器再进一步缓冲；第一反相器输出信号经过第一电压偏置模块，被偏置在合适的第一偏置电压上；第一电压偏置模块的输出信号再经过第二反相器进行放大处理，经过电感，加载在最终所需的调制器负载上，通过这样的电路连接形成的驱动器电路，能够在保证高速率的同时，提高了驱动器输出摆幅。
[0031]
附图说明
6
CN 105656473 A[0040]
说 明 书
4/9页
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的
附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0041]图1是本发明实施例公开的一种驱动器电路的结构示意图；
[0042]图2是本发明实施例公开的一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图；
[0043]图3是本发明实施例公开的一种MZM的结构示意图；
[0044]图4是本发明实施例公开的另一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图；
[0045]图5是本发明实施例公开的又一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图；
[0046]图6是本发明实施例公开的一种金属氧化物半导体型场效应管电路符号示意图；[0047]图7是本发明实施例公开的又一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图；
[0048]图8是本发明实施公开的一种带宽示意图；[0049]图9是图8所示的带宽的眼图示意图；
[0050]图10是本发明实施例公开的又一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图。
具体实施方式
[0051]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0052]本发明实施例公开了一种适用于硅光调制器的高速率高摆幅的驱动器电路。在本
输出满幅数字信号进入第一发明实施例中，驱动器前级电路输出的信号经过放大和缓冲，
反相器；第一反相器再进一步缓冲；第一反相器输出信号经过第一电压偏置模块，被偏置在合适的第一偏置电压上；第一电压偏置模块的输出信号再经过第二反相器进行放大处理，经过电感，加载在最终所需的调制器负载上，通过这样的电路连接形成的驱动器电路，能够在保证高速率的同时，提高了驱动器输出摆幅。以下分别参照图2～图10所示的详细描述，其中，
[0053]请参阅图2，图2是本发明实施例公开的一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图。如图2所示，该驱动器电路分别与驱动器前级电路、调制器负载连接，驱动器电路包括至少一条输出电路A，输出电路A包括：第一反相器11、第一电压偏置模块12、第二反相器13、第二电压偏置模块14以及电感15；其中：[0054]第一反相器11的输入端与驱动器前级电路的输出端连接；[0055]第一反相器11的输出端与第一电压偏置模块12的输入端连接；[0056]第一电压偏置模块12的输出端与第二反相器13的输入端连接；
7
CN 105656473 A[0057]
说 明 书
5/9页
第二反相器13的输出端与第二电压偏置模块14的输入端连接；
[0058]第二电压偏置模块的输出端14与电感15的输入端连接；[0059]电感15的输出端与调制器负载的输入端连接。[0060]本发明实施例中，第一反相器连接于第一电源VL，第二反相器连接于第二电源VH，其中，第一电源VL的工作电压低于第二电源VH的工作电压。[0061]本发明实施例中，驱动器前级电路的主要功能在于输出信号，并能通过驱动器电路之后，连接到调制器负载中。以下以马赫-曾德尔调制器(Mach-Zehender Modulator，MZM)为例，详细介绍调制器负载的结构。请参阅图3，图3为本发明实施例提供的一种MZM的结构示意图，如图3所示，MZM包括光输入端、光输出端、电极板A(正极)以及电极板B(负极)。其中，光信号从光输入端输入后平分分为两路，也即，分别经过电极板A所在光支路(第一光
在光输出端汇合，支路)以及电极板B所在光支路(第二光支路)，并在最后汇合成一条光路，
并输出。
[0062]具体地，电极板A与电极板B主要是与驱动器电路输出的电压进行连接，且加载在电极板A与电极板B的电压也影响着MZM的工作状态。也即，加载在电极板A与电极板B的电压不同，光信号经过第一光支路的光信号的相位与光信号经过第二光支路的光信号的相位也不同。具体地，当加载在电极板A与电极板B上的电压相同时，光信号经过第一光支路的光信号的相位与光信号经过第二光支路的光信号的相位相同，则MZM的作用在于加强光信号的强度；当加载在电极板A与电极板B上的电压不相同时，光信号经过第一光支路的光信号的相位与光信号经过第二光支路的光信号的相位会出现相位差，则MZM的作用在于减弱光信号的强度；若光信号经过第一光支路的光信号与光信号经过第二光支路的光信号的相位差为180度，则经过MZM后的光信号恰好抵消(也即，光信号的强度为0)；MZM就是根据这个原理调整光信号的强度。
[0063]本发明实施例中，驱动器电路分别与驱动器前级电路、调制器负载连接，驱动器电路包括至少一条输出电路，输出电路包括：第一反相器11、第一电压偏置模块12、第二反相器13、第二电压偏置模块14以及电感15；其中：第一反相器11的输入端与驱动器前级电路的输出端连接；第一反相器11的输出端与第一电压偏置模块12的输入端连接；第一电压偏置模块12的输出端与第二反相器13的输入端连接；第二反相器13的输出端与第二电压偏置模块14的输入端连接；第二电压偏置模块14的输出端与电感15的输入端连接；电感15的输出端与调制器负载的输入端连接。由于第一反相器11主要用于缓冲驱动器前级电路输出的信号，第一电压偏置模块12主要用于调整经第一反相器11缓冲处理后的信号的偏置电压，第二反相器13主要用于放大经第一电压偏置模块12调整后的信号，第二电压偏置模块14主要用于调整经第二反相器13放大处理后的信号的偏置电压。由此可知，通过这样的电路连接形成的驱动器电路，能够在保证高速率的同时，提高了驱动器输出摆幅。[0064]进一步，本发明实施例中只提供了一条输出电路，但在实际应用中，可以根据驱动器负载所需的驱动电压、驱动器前级电路的输出电压以及输出电路的电路结构来确定输出电路的条数。也即，输出电路的数量可以根据需要进行设定，其中，输出电路也可以以输出电路对(差分信号)的形式进行输出。[0065]具体地，请一并参阅图4，图4是本发明实施例提供的另一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图。其中，图4是在图2的基础上进一步细化得到，除
8
CN 105656473 A
说 明 书
6/9页
包括图2所示的输出电路A之外，还可以包括输出电路B。其中，输出电路B包括第三反相器21、第三电压偏置模块22、第四反相器23、第四电压偏置模块24以及电感25；其中：[0066]第三反相器21的输入端与驱动器前级电路的输出端连接；[0067]第三反相器21的输出端与第三电压偏置模块22的输入端连接；[0068]第三电压偏置模块22的输出端与第四反相器23的输入端连接；[0069]第四反相器23的输出端与第四电压偏置模块24的输入端连接；[0070]第四电压偏置模块24的输出端与电感25的输入端连接；[0071]电感25的输出端与调制器负载的输入端连接。[0072]应注意的是，电感15与电感25是分别处在不同电路上的电感，其对应的输入端以及输出端连接的位置也不相同。具体地，电感15的输入端是与第二电压偏置模块14的输出端连接；电感25的输入端是与第四电压偏置模块24的输出端连接。当输出电路A与输出电路B是一对差分电路时，则电感15的输出端可以与调制器负载的极板A连接，电感25的输出端可以与调制器负载的极板B连接。当然，上述只是其中一种连接方式，至于电感15与电感25的输出端到底是连接调制器负载的极板A还是极板B，与第一反相器11的输入端与驱动器前级电路的连接关系、第三反相器21与驱动器前级电路的连接关系有着密切关系。上述的连接关系是针对于当第一反相器11的输入端与驱动器前级电路的正极端连接，第三反相器21的输入端与驱动器前级电路的负极端连接的情况而言。[0073]本发明实施例中，第一反相器11连接第一电源VL1、第二反相器13连接第二电源VH1、第三反相器21连接第三电源VL2以及第四反相器23连接第四电源VH2，其中，第一电源VL1的工作电压低于第二电源VH1的工作电压，第三电源VL2的工作电压低于第四电源VH2。应注意的是，此处介绍的第一电源VL1与图2中介绍的第一电源VL是同一个电源，第二电源VH1与图2中介绍的第一电源VH是同一个电源，此处是为了区分于第三电源VL2与第四电源VH2而重新命名的。
[0074]请一并参阅图5，图5是本发明实施例公开的又一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图；图5是在图2的基础上进一步细化得到。如图5所示，第一反相器11包括核心P型金属氧化物半导体型场效应管PMOS 110以及核心N型金属氧化物半导体型场效应管NMOS 111；第二反相器13包括输入/输出P型金属氧化物半导体型场效应管I/O PMOS 130以及输入/输出N型金属氧化物半导体型场效应管I/O NMOS 131；其中，
[0075]核心PMOS 110的栅极分别与驱动器前级电路输出端以及核心NMOS 111的栅极连接；
[0076]核心PMOS 110的漏极分别与核心NMOS 111的漏极以及第一电压偏置模块12的输入端连接；
[0077]核心PMOS 110的源级连接第一电源VL；
[0078]核心NMOS 111的栅极与驱动器前级电路的输出端连接；[0079]核心NMOS 111的漏极与第一电压偏置模块12的输入端连接；[0080]核心NMOS 111的源极接地。
[0081]I/O PMOS 130的栅极分别与第一电压偏置模块12的输出端以及I/O NMOS 131的栅极连接；
[0082]I/O PMOS 130的漏极分别与第二电压偏置模块14的输入端以及I/O NMOS 131的
9
CN 105656473 A
说 明 书
7/9页
漏极连接；
[0083]I/O PMOS 130的源级接第二电源VH；
[0084]I/O NMOS 131的栅极分别与第一电压偏置模块12的输出端连接；[0085]I/O NMOS 131的漏极与第二电压偏置模块14的输入端连接，I/O NMOS 131的源极接地。
[0086]第二电压偏置模块14的输出端与电感15的输入端连接。[0087]本发明实施例中，第一反相器11用于缓冲驱动器前级电路的输出信号。[0088]本发明实施例中，第一电压偏置模块12用于调整第一反相器11放大处理后的放大信号的偏置电压。
[0089]本发明实施例中，第二反相器13用于放大第一电压偏置模块12偏置处理后的偏置电压。其中，第二反相器13采用I/O反相器，由于其使用的I/O MOS管耐压更高，因此其电源电压更高，从而其可以输出高摆幅的电压。[0090]本发明实施例中，第二电压偏置模块14用于调整第二反相器13输出的缓冲处理后的缓冲信号的偏置电压。[0091]本发明实施例中，第一电源VL的工作电压值低于第二电源VH的工作电压值。[0092]本发明实施例中，电感15包括嵌入在芯片内部的电感和封装产生的寄生电感中的至少一种。
[0093]本发明实施例中，电感15用于与调制器负载形成LC带宽扩展电路，可以扩展I/O反相器的带宽，从而保证了驱动器的高速率。[0094]本发明实施例中，针对于金属氧化物半导体型场效应管的栅极、源级以及漏极的结构可进一步参阅图6，图6是本发明实施例公开的一种金属氧化物半导体型场效应管电路符号示意图。其中，金属氧化物半导体型场效应管的源级用于与电源连接。[0095]本发明实施例中，为了方便描述，请一并参阅图7，图7是本发明实施例公开的又一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图。其中，图7是在图5的基础上进一步细化得到，除包括图5所示的所有电子元器件以外，还可以进一步细化为：第一电压偏置模块12包括第一电容120以及第一电阻121，第二电压偏置模块14包括第二电容140以及第二电阻141，其中，
[0096]第一电容120的第一端分别与核心PMOS 110的漏极以及核心NMOS 111的漏极连接。
[0097]第一电容120的第二端分别与第一电阻121的第一端以及第二反相器13的输入端连接，第一电阻121的第二端与第一偏置电压122连接。
[0098]第二电容140的第一端分别与I/O PMOS 130的漏极以及I/O NMOS 131的漏极连接。
[0099]第二电容140的第二端分别与第二电阻141的第一端以及电感15的输入端连接。[0100]第二电阻141的第二端与第二偏置电压142连接。[0101]本发明实施例中，第二偏置模块14也可以是一根连接线，也即，第二偏置模块14可以根据需要确定是否设置。[0102]具体地，如图7所示，图7所示的驱动器电路包含两种金属氧化物半导体型场效应管(Metal-Oxide-Semiconductor，MOS)，即高速的核心MOS和高压的输入/输出金属氧化物
10
CN 105656473 A
说 明 书
8/9页
半导体型场效应管(Input/Output Metal-Oxide-Semiconductor，I/O MOS)。其中，核心MOS包括核心P型MOS(核心PMOS)以及核心N型MOS(核心NMOS)；I/O MOS包括输入/输出P型金属氧化物半导体型场效应管I/O PMOS和输入/输出N型金属氧化物半导体型场效应管I/O NMOS。其中，金属氧化物半导体场效应管依照其“沟道”极性的不同，可分为电子占多数的N沟道型与空穴占多数的P沟道型，通常被称为N型金属氧化物半导体型场效应管与P型金属氧化物半导体型场效应管。[0103]其中，本发明实施例公开的驱动器电路中采用的技术方案是利用核心MOS管搭建的第一反相器11(如核心反相器)进行放大和驱动的作用，然后经过第一电压偏置模块12进行第一次偏置处理，以得到第一个合适的工作点，并驱动一个高压的I/O MOS管搭建的第二反相器13(如I/O反相器)，以输出高的驱动电压，并再经过第二电压偏置模块14进行再次偏置处理。核心MOS管反相器虽然输出电压不高，但是速度快，适合驱动第二反相器(如I/O反相器)。I/O MOS管耐压高，其电源电压可以很高，其输出电压也就很高。因此，第二反相器(如I/O反相器)适合用来当输出级。然而，第二反相器(如I/O反相器)本身速率偏慢，带宽不足，但是可以通过调整电感15的感值，并将电感15与调制器负载的电容负载产生一个带宽扩展，从而获得所需的带宽。具体的,通过采用核心反相器驱动I/O反相器的形式，输出更高的输出摆幅。同时，采用了一种LC带宽扩展技术，扩展了I/O反相器的带宽，从而保证了驱动器的高速率。
[0104]举例来说，若驱动器前级电路的输出信号为一个幅度为200mV-800mV的模拟信号，此信号经过驱动器前级电路的放大和缓冲，输出满幅数字信号进入第一反相器11。第一反相器11再进一步缓冲。第一反相器11输出信号进过第一电压偏置模块12，被偏置在合适的第一偏置电压122上。一般第一偏置电压122的压值为第二电源VH的工作电压值的0.5倍。第一电压偏置模块12的输出信号再经过第二反相器13进行放大处理，经过电感15，加载在最终所需的调制器负载上。[0105]本发明实施例中，第二反相器13本身的带宽不能满足应用所需的带宽要求，但是，可以通过电感15和与调制器负载的内部电容的带宽扩展，获得所需的带宽。请参阅图8与图9，图8是本发明实施公开的一种带宽示意图；图9是图8所示的带宽的眼图示意图。从图8与图9中可以看出通过电感的带宽扩展作用，可以使得输出的带宽从10GHz左右扩展到25GHz左右。从图8与图9对比可以看出，在未连接电感15的时候，输出眼图上升下降沿缓慢，眼图不饱满。在连接有电感15的时候，上升下降时间变小，眼图饱满。虽然有电感15时候，眼图会有向上和向下的峰值，只要峰值控制在一定范围内，这些峰值将不会影响性能。[0106]请一并参阅图10，图10是本发明实施例公开的又一种适用于硅光调制器的高速率高摆幅的驱动器电路的结构示意图。其中，图10所示的驱动器电路是在图4的基础上进一步细化得到，除包括图4所示的所有模块之外，还可以包括第五反相器31以及第六反相器32，其中，
[0107]第五反相器31的输入端分别与第一反相器11的输出端、第六反相器32的输入端以及第一电压偏置模块12的输入端连接；
[0108]第五反相器31的输出端分别与第三反相器21的输出端、第六反相器32的输出端以及第三电压偏置模块32的输入端连接；
[0109]第六反相器32的输入端与第一电压偏置模块12的输入端连接；
11
CN 105656473 A[0110]
说 明 书
9/9页
第六反相器32的输出端与第三电压偏置模块22的输出端连接。
[0111]本发明实施例中，第五反相器31以及第六反相器32主要是用于将第一反相器11输出的信号以及第三反相器21输出的信号进行放大处理。[0112]本发明实施例中，组成第五反相器31以及第六反相器32的电子元器件相同，均是与第一反相器11的电子元器件相同，且工作电压也相同，包括核心PMOS以及核心NMOS。[0113]综上所述，第一反相器11、第三反相器21、第五反相器31以及第六反相器32均具有较高的数据传输率，且其工作电压均应低于第二反相器的工作电压。其中，第一反相器11与第三反相器21的作用在于缓冲驱动器前级电路输出的信号，而第五反相器31以及第六反相器32为弱反相器，用于保证第一反相器11与第三反相器21输出信号的交叉点在50％左右。第二反相器13与第四反相器23的工作电压压值要高于第一反相器11的工作电压压值，由于第二反相器13的输出电压压值约等于当前的工作电压的压值，因此，当通过图10所示的驱动器电路后，加载在调制器负载上的总的压值为2倍的第二电源的工作电压压值。[0114]本发明实施例中，应注意的是，电感15与电感25可以是集成在芯片内部的电感，也可以是封装产生的寄生电感，如绑定线电感、铜球焊电感等。还可以是集成在芯片内部的电感，与封装产生的寄生电感同时存在。[0115]本发明实施例中，根据MZM负载的模型，可以仿真得到驱动器电路的输出端到MZM输入端的最佳电感值。此实施例中，电感的电感值在100pH-150pH均可以满足性能要求，且在全部误差范围内，均可保证100pH-150pH的电感值。[0116]本发明实施例中，通过实施上述各驱动器电路，能够获得高速率、高摆幅的输出信号。
[0117]需要说明的是，对于前述的各个方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本申请，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
[0118]在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。
[0119]本发明实施例的驱动器电路中的模块可以根据实际需要进行合并、划分和删减。[0120]以上对本发明实施例公开的一种适用于硅光调制器的高速率高摆幅的驱动器电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
12
CN 105656473 A
说 明 书 附 图
1/4页
图1
图2
图3
13
CN 105656473 A
说 明 书 附 图
2/4页
图4
图5
14
CN 105656473 A
说 明 书 附 图
3/4页
图6
图7
图8图9
15
CN 105656473 A
说 明 书 附 图
4/4页
图10
16
因篇幅问题不能全部显示，请点此查看更多更全内容