课程设计说明书
课程设计名称： 数字逻辑
课程设计题目： 数字计步器
学 院 名 称： 信息工程学院
专业： 计算机科学与技术 班级：
学号： 姓名：
评分： 教师：
20 10 年 9 月 10 日
1
数字计步器
摘 要
本课程设计是设计数字计步器，要求采用4位数字显示步数，传感器采用水银开关，主人走一步的时候，开关闭合一次，同时还应具备清零的功能。实验通过74ls160的四个级联，进行计数，再通过74ls48和bs201a显示在电子屏上。实验设计要求利用mulitism电路仿真软件进行仿真以确定方案。
通过本课程设计，可以让学生掌握面对一个比较大的问题，通过把它划分成几个模块进行分别调试。同时让学生更加熟悉本课程的内容，提高动手能力，为以后的学习工作打下基础。
关键字：计数，清零，水银开关
2
数字计步器
目录
前言……………………………………………………………………………..4 第一章 设计内容及要求………………………………………………………5 第二章 系统组成及工作原理…………………………………………………5 2.1 系统组成……………………………………………………………….5 2.2 工作原理……………………………………………………………….5 第三章 单元电路设计、器件选择……………………………………………6 3.1 74ls160功能介绍………………………………….……………………6 3.2 74ls160的级联…………………………………….……………………8 3.3 电路显示………………………………………….……………………9 第四章 实验调试及测试结果与分析………………….…………………… 10 第五章 收获与体会………………………………….…………….…………11 参考文献………………………………………………………………………12 附录……………………………………………………………………………13
3
数字计步器
前 言
现在社会人们往往在办公室电脑前工作长时间，对于就餐也往往是在一些快餐店吃，而快餐店买的东西想炸鸡之类的东西，是高卡路里，以此导致肥胖人群越来越多 ,很多人会选择跑步来消耗多余的卡路里 ,但是跑步跑了多少步,消耗多少卡路里?这是很难通过简单的靠路程可以计量的,在100米的路程中,有些人步幅较小可能需要500步,有些人可能200就够,当然他们消耗的卡路里不一样。还有就是在一些体育活动中，像竞走，人们往往需要计算运动员的频率，通过测量计算知道运动员在什么样的频率下是最节省体力，最快的到达终点。
数字计步器通过水银开关戴在人体上，人体运动时会有相对的振动，这种振动会引起水银开关的断开与闭合，当水银开关闭合时，产生电流，不断地振动产生类似于cp脉冲的信号，再将产生的cp脉冲连接到74ls160上，74ls160用于计数，将四个74ls160级联起来，达到四位计数功能，再将输出端连接到74ls48和bs201a上，以此达到显示目的。将四位的清零端连接到逻辑开关上，以此控制电路的清零。水银开关的闭合与断开较难控制，在本实验中先用实验箱中的cp脉冲代替水银开关产生的脉冲，在扩充中再进行水银开关产生脉冲。
4
数字计步器
第一章 设计内容及要求
采用4位数字显示步数，传感器采用水银开关，主人走一步的时候，开关闭合一次。
5
数字计步器
第二章
2.1系统组成
系统组成及工作原理
通过四个74ls160级联以此达到数字计数功能，计数按十进制，采用四位制。每个74ls160的输出端连接74ls48实现译码功能，再将输出端连接到bs201a上，以此在bs201a上显示出相应数字。 系统框图：
图号、图名？
2.2系统原理
当cr端接高电平是，电路实现计数功能，cp端输入一个脉冲时，个位实现实现计数。当个位计数达到9时，cp在输入一个脉冲，这时个位上的计数器产生进位信号，十位加一，个位清零，以此类推。当cr端接低电平时，电路实现清零功能，四位显示显示都为零。
6
数字计步器
第三章 单元电路设计 器件选择（修改）
按单元电路的设计来写？不要写芯片介绍
3.1 74ls160功能介绍
十进制同步计数器（异步清除） 简要说明：
160 为可预置的十进制同步计数器，其主要电特性的典型值如下： 型号 FMAX PD
CT54LS160/CT74LS160 32MHz 93mW
160 的清除端是异步的。当清除端/MR 为低电平时，不管时钟端 CP 状态如何，即可完成清除功能。
160 的预置是同步的。当置入控制器/PE 为低电平时，在CP 上 升沿作用下，输出端Q0－Q3 与数据输入端P0－P3 一致。对于 54/74160，当CP 由低至高跳变或跳变前，如果计数控制端CEP、CET 为高电平，则/PE 应避免由低至高电平的跳变，而54/74LS160 无此 种限制。
160 的计数是同步的，靠CP 同时加在四个触发器上而实现的。 当CEP、CET 均为高电平时，在CP 上升沿作用下Q0－Q3 同时变化， 从而消除了异步计数器中出现的计数尖峰。对于54/74160，只有当 CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而54/74LS160 的CEP、CET 跳变与CP 无关。
160 有超前进位功能。当计数溢出时，进位输出端（TC）输出一 个高电平脉冲，其宽度为Q0 的高电平部分。
在不外加门电路的情况下，可级联成N 位同步计数器。
对于54/74LS160，在CP 出现前，即使CEP、CET、/MR 发生变化， 电路的功能也不受影响。 管脚图：
7
数字计步器
说明：H－高电平 L－低电平 X－任意
8
数字计步器
3.2 74ls160的级联
1. 定义1#芯片为低位，2#芯片为高位。
2. 用低位芯片的进位输出端c，作为向高位芯片进行进位的控制信号（不
是用c的边沿去触发高位计数器的cp脉冲端，而是去控制高位计数器的。当s1.s2端，从而控制高位计数器的计数或保持）。当低位计数器计数状态从0到8时，c=0，使高位计数器的s1=s2=0，处于保持状态，高位计数器不能进行计数；当低位计数器计数到9状态（即q3q2q1q0=1001），c=1，由于两集成计数器共用同一个cp脉冲，虽然s1=s2=1，但cp脉冲有效边沿已过，高位计数器并不计数；在低位计数器的一个计数循环中，只有当第十个cp脉冲来到时，高位计数器的s1=s2=1，处于计数状态，允许计数，使高位计数器递加1。也就是说，低位计数器每一个计数循环中，c端只有在最后一个状态发生一个进位控制信号，开启高位计数器进行计数。本次进位完毕后，低位计数器归0，同时c=0，使高位计数器的s1=s2=0，封锁了高位计数器的cp端，即使有cp脉冲，但高位计数器也不在计数。从而使得低位计数器每一个计数循环完成后，允许高位计数器计数1，达到进位的目的。这种方式级联同步计数器，所有集成技术器共用同一个cp脉冲触发，是同步计数器，可以克服异步计数器中的过度干扰。
如图，四个74ls160的级联，具有清零功能。
9
数字计步器
清零时只需将每个74ls160上的高电平改成低电平即完成清零功能。 3.3 电路显示
本实验为了能够更好的显示四位十进制数，选用74ls48和bs201a组成的显示系统。连接方式如图所示：
10
数字计步器
11
数字计步器
第四章 实验调试及测试结果与分析
调试是一个非常重要的工作，他要求设计者认真检查自己的电路，确保无误，还要处理好一些小细节。本实验在调试过程中遇见几个比较大的问题。
1. 在最初连接时，并没有将四个cp端共接信号源，74ls160本身具有超前
进位功能，在计数到9时，并没有进位到0，而是直接进位到1。在处理这个问题是，本实验将四个160共cp端，这样解决了提前进位的问题。
2. 水银开关的处理。在完成好大部分电路后，水银开关的接入是难点，本
实验水银开关接入如图所示：
12
数字计步器
第五章 收获与体会
通过本次对电子计数器的设计与制作，了解了设计电路的基本程序，也了解了电子计数器的原理和设计理念。同时在实验中应该认真的思考可能产生的种种问题，并对这些问题加以分析，找出解决问题的方法。使实验成果更加完善。因此，对实验的严谨态度和不断创新的精神是必不可少的。
通过本次实验可以初略的模拟市场化的电子计步器。然而这毕竟是实验室的产物，和市场化的产品在质量和可行性上仍有巨大差距。首先实验室的计步器体型庞大，在实验室只是将市场化的计步器依照其原理放大而已。所以想要面向市场还需更多细节上的改动。比如在体型方面，尽量用少的元器件来实现同样的功能，在原件方面尽量使用更为先进更为可靠的原件，使得计步器在感应，计数等方面更灵敏。还要注意的是应该想法将所有的原件整合到一块，这样才能使它更趋于完美。
13
数字计步器
参考文献
1.白中英 数字逻辑与数字系统（第四版 立体化教材）.北京 科学出版社 2008年
2.赵珂 彭嵩 脉冲与数字电路实验指导书.2010年 3. 李维 数字电路课程设计及实验.大连理工大学出版社.2008年
4. 赵淑范、王宪伟.电子技术实验与课程设计.清华大学出版社.2006年
5. 何希才 电子电路.北京 北京航空航天大学出版社 2003年
14
数字计步器
附录 电路总电路图
15
因篇幅问题不能全部显示，请点此查看更多更全内容