实验4-编码 译码器及简单应用

南通大学计算机科学与技术学院

计算机数字逻辑设计

实验报告书

实 验 名 编码/ 译码器及简单应用

班 级____计嵌151________________________ 姓 名_____张耀_______________________

指导教师 顾晖 日 期 2016.11.24

实验四 编码/ 译码器及简单应用

1 实验目的

1、熟悉集成编码器的逻辑功能及测试方法。 2、熟悉集成译码器的逻辑功能及测试方法。 3、学会用显示译码器进行逻辑设计

2 实验用器件和仪表

1、3-8 译码器 74LS138 1 片 2、七段显示译码器 74LS48 1 片 3、优先编码器 74HC148 1 片 4、单色七段数码管 7SEG-COM-CATHODE

5、多路拨码开关 DIPSW、独立电阻网络 RES16DIPIS 6、逻辑调试元件

3 实验内容

1、观察测量译码器工作的真值表，总结其输入和输出之间的逻辑关系 2、设计实现七段显示译码器与数码管配合工作

3、观察记录优先编码器的工作结果，分析优先编码器的工作原理

4 电路原理图

1、74LS138 译码器的工作测量

2、数码管与字形译码器 7448

3、优先编码器 74HC148 的作用

5 实验过程及数据记录

1、74LS138 译码器的工作测量。 芯片工作原理：

（1）当选通端 E1 为高电平，另两个选通端 E2 和 E3 为低电平时，芯片使能。将地址端（C、B、A）的二进制编码在 Y0 至 Y7 对应的输出端以低电平译出。比如：CBA=110时，则 Y6 输出低电平信号。

（2）利用 E1、E2 和 E3 可方便的级联扩展成 16 线译码器、32 线译码器。 （3）若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器。 逻辑关系接线图如图 4.1。

图 4.1 测试 74LS138 逻辑关系接线图

观测并记录 74LS138 的输出状态。

表 4.1 74LS138 真值表

输入 使能 E1（G1） E2（G2B） 0 × 1 × 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 选择 E3（G2A） C B A × × × × 1 × × × × × × × 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 Y1 1 1 1 1 0 1 1 1 1 1 1 Y2 1 1 1 1 1 0 1 1 1 1 1 Y3 1 1 1 1 1 1 0 1 1 1 1 输出 Y4 1 1 1 1 1 1 1 0 1 1 1 Y5 1 1 1 1 1 1 1 1 0 1 1 Y6 1 1 1 1 1 1 1 1 1 0 1 Y7 1 1 1 1 1 1 1 1 1 1 0 Y0 1 1 1 0 1 1 1 1 1 1 1

2、数码管与字形译码器 7448

电路接线如图 4.2，记录观察结果到表 4.2。总结出现字形乱码的原因。

答：对于该数码管与字形译码器，当共阴极数码管的某一阳极接高电平时，响应二极管发光，所以共阳极数码管需要输出高电平有效的译码器去驱动（高电平有效）。其中BI端为灭灯输入，其目的就是为了控制多位数码显示的灭灯所设置的。BI=0时，不论LT和输入A,B,C,D为何种状态，译码器输出均为低电平，使共阴极数码管熄灭。

现在我们看到的是：未控制BI=0端的输入，所以在输出不再0~9范围外会导致会出现乱码的现象。

图 4.2 数码管接线 表 4.2 数码管观察结果

输入 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 输出 QD QC 1 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 0 1 0 0 0 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 QG 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 QF 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 0 QE 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 QB 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 QA 1 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 字形 0 1 2 3 4 5 6 7 8 9 * * * * * *

3、优先编码器 74HC148 的作用

电路接线如图 4.3，记录观察结果到表 4.3。总结有优先编码器的作用。

答：允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。

图 4.3 编码器接线

表 4.3 编码器工作

输入 I4 输出 A1 A0 EO 选通 EI 使能 I7 I6 I5 I3 I2 I1 I0 A2 1 0 0 0 0 0 1 1 1 1 GS 扩展 1 0 0 0 0 0 0 0 0 0 × 1 0 1 1 1 1 1 1 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 0 1 1 1 1 1 1 × 0 1 1 1 1 1 × 0 1 1 1 1 × 0 1 1 1 × 0 1 1 × 0 1 × 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

6 实验数据分析与小结

第一个实验是对74LS138 译码器的验证，当使能端E1为0时，不论E2,E3和C,B,A输入何值，输出端均为1。当控制E1输入为时，E2或者E3其中任意一个为1时，不论C,B,A输入为何值，输出同样均为1。当E1=1,E2=E3=0时，与二进制CBA对应的十进制相同的输出端口为0，其余为1。

第二个实验是对数码管与字形译码器7448的验证，其中七段字形译码器上面输出为输入DCBA对应十进制的值，当输入在0~9之外，输出为乱码。同时分析出现乱码的原因。 第三个实验是通过对优先编码器 74HC148的调试，总结和验证了其功能。当使能端EI为1时，不论I7~I0输入什么值，输出均为1；当EI为0，I7~I0输入均为1时，A2为0，其余输出均为1；当EI=0，I7~I0中含有0时，按照I7优先级别最高，低电平输入有效，输出为A2A1A0对应十进制反码输出。总结其功能：即允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。

7 实验心得体会

熟悉了集成译码器的逻辑功能及测试方法。 学会了用显示译码器进行逻辑设计