繼續之前ESD的內容：ESD防護的基本目的在於：對大的ESD電流提供低阻泄放通路以避免熱損壞，同時將pin上電壓鉗位元到安全電壓防止介電擊穿。 這裏列舉一下常見的ESD保護器件，具體更多的內容建議參考 ‘ Basic ESD and I/O Design ‘ 一書，感覺裏面對ESD保護器件的敍述還是很全的 1.電阻
N阱電阻與襯底基礎，便於散熱，一般利用N-well電阻作高ESD的限流電阻，而多晶電阻散熱較差但其寄生較小，在低ESD時也有採用
當N-well電阻和NMOS接在一起做ESD保護時，需注意在NMOS雪崩時不會使N阱電阻熱擊穿 2. 二極體diode
正嚮導通的diode能通過大的電流瞬態，但其問題在於較低的開啟電壓（~0.65V）的限制；多個diode串接或可解決，但是其串聯電阻變大，減小了電流泄放能力 3. 柵接地NMOS （GGNMOS）
當正向ESD電壓加到IO pin上，NMOS的漏-襯底的p-n結反偏直到發生雪崩擊穿，產生的空穴流向襯底-地，使其電勢VB上升，進而使得寄生的橫向NPN的BJT開啟，提供 的低阻的ESD電流泄放通路，ESD電流從BJT的集電極（nmos的漏）流向BJT的發射極（nmos的接到地的源極），從而減輕nmos漏極（接到 PAD）的ESD問題；當負的ESD瞬態時，寄生的二極體提供ESD電流通路 GGNMOS的尺寸要足夠大以滿足大的ESD電流 ：multiple fingers結構–>仍有finger的非均一導通問題–> ballasting resistor 鎮流電阻的方法->下面的GCNMOS 柵耦合NMOS （GCNMOS）
為減輕GGNMOS的size的要求，利用電容耦合適當提升NMOS的柵電壓，以增加襯底電流，加快橫向NPN的Vbe的建立
RC的選擇注意避免對NMOS柵氧上有過大的電壓 3.可控矽整流器SCR （Silicon-Controlled-Rectifiers）
*由於它的deep snap-back I-V特性，適合用於ESD保護中
當正向ESD電壓V(A,K)加入時, 縱向的PNP管Q1的BC結擊穿，產生的空穴電流流過寄生的襯底電阻，使橫向NPN管Q2的Vbe上升，最終使Q2開啟；為ESD電流提供低阻的泄放通 路，同時SCR較低的holding voltage也保證IO pad在安全電壓內。反向的ESD電壓時依靠二極體保護，其較低的電壓在某些應用中不適用
*必須注意避免SCR可能的latch-up問題，
相對於ESD NMOS， SCR的較高的ESD擊穿電壓（40V, with latch-up time 1ns），在ESD保護電路作用之前，內部電路可能已被損壞 –> 故而有下面的結構: 中等電壓觸發SCR （Medium-Voltage-Triggered SCR）
在n阱邊緣增加的N+區域，減小雪崩擊穿電壓; 在較低的ESD電壓下作用，25V for 0.35um CMOS
低電壓觸發SCR （Low-Voltage-Triggered SCR）
這裏增加的GGNMOS在ESD時首先發生雪崩擊穿，雪崩電壓與GGNMOS的相近（10V左右）
因篇幅问题不能全部显示，请点此查看更多更全内容