数字电路课程设计
姓名
学号 选题 1011序列发生
器和检测器的设计实现
题目：
1011序列发生器和检测器的设计实现。 要求：
1)设计一个1011序列发生器；
2）设计一个1011序列检测器，改变序列检测器的输入可以通过人工拨动开关来选择。
思路:
（1） 设计1011的序列发生器，由课件lec27 FSM design & serial bits generator上知识可
知实现这一序列可选用计数器和数据选择器构成序列信号发生器，计数器选用74x163，它是一个带有低电平负载和清零输入端的同步4位二进制计数器，逻辑符号如图；数据选择器选用74x151在八个一位输入中选择，其逻辑图如图所示：
.
精选文档
选用这两个器件再加上一些组合逻辑器件就可连成如图所示的电路图构成序列信号发生器：
.
精选文档
（2）设计一个1011序列检测器，同理由lec27 FSM design & serial bits generator选用JK触发器设计在选用一些组合逻辑器件即可完成如图所示的电路图
（3）整体步骤：
确定电路状态数 原始状态转换图 状态简化 状态编码 求驱动方程 检查电路自启动 仿真 具体步骤：
（１） 确定状态数：S0状态，初始状态，当前还没有1输入；S1状态：最后一个输入为1(1…)；S2状态：最后二个输入为10(10…) ；S3状态：最后三个输入为101（101…）；S４状态：最后四个输入为1011。
（２） 0/0
原始状态转换图： 1/0 1/0 0/0 1/0 1/0 0/0 1/1 S0 S1 0/0 S2 0/0 S3 S4 （３）
由原始状态转换图可得其状态转换表为：
.
精选文档
输入Ｘ：０ 输入Ｘ：１ S0 S1 S2 S3 S４ Ｑ S0/0 S2/0 S0/0 S2/0 S2/0 Ｑ＊/Ｚ S1/0 S1/0 S3/0 S4/1 S1/0 Ｑ＊/Ｚ 由上图可知 ： 状态S1＝S４
（４） 状态编码：
对S0，S1，S2，S3赋值为００,０１,１０,１１可得状态转换表为
００/0 ０１ １０/0 １０ ００/0 １１ １０/0 Ｑ２ Ｑ１ Ｑ２＊ Ｑ１＊/Ｚ
由上表可得Ｑ１＊，Ｑ２和Ｚ的卡洛图为
Ｑ１＊
Ｘ Ｑ２Ｑ１ ００ ０１ １１ ０ ０ ０ ０
１
故可得：Ｑ１＊＝Ｘ
Ｑ２＊ Ｑ２Ｑ１ Ｘ ０ ０ ０ １ ００ ０１ １１ ０ １ １ １０ １ １ １ １ ０ ０ ００ 输入Ｘ：０ 输入Ｘ：１ ０１/0 ０１/0 １１/0 ０１/１ Ｑ２＊ Ｑ１＊/Ｚ １０ ０ １ １ １ １ .
精选文档
故可得Ｑ２＊＝Q1Ｘ’+ＸQ2Q1’
输出
Ｚ
Ｘ Ｑ２Ｑ１ ００ ０１ １１ １０ ０ １ ０ ０ ０ ０ ０ １ １ ０ ０
故可得：Ｚ＝ＸＱ２Ｑ１
（５）
求驱动方程：
J1=Ｘ K1=Ｘ’
J2=Q1Ｘ’ K2=ＸQ1’+Q1Ｘ’ Z=ＸQ2Q1
可得出思路中电路图：
（６） 检查电路的自启动：由上表可知状态００，０１,１０,１
１全部为有效状态，即其没有无效状态，故电路肯定能自启动。
（７）
仿真
此电路的Verilog程序为：
.
精选文档
module liyafeng(clk,res,Z); input clk,res; output Z; reg[1:0] x; wire Z; reg num;
always @(posedge clk) begin if(res==1) begin x<=2'b00; end else x<=x+1; end
always @(posedge clk) begin case(x)
2'b00:num<=1; 2'b01:num<=0; 2'b10:num<=1; 2'b11:num<=1; endcase end
assign Z=num; endmodule
它的时序图为：
（8）心得体会：通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习数字设计的意义，也达到了其培养的目的。在设计中，我也遇到了很多挫折，不过都一一克服了，这使我
.
精选文档
明白了感觉学会了并不等于真的会。在以后的学习中我也会谨记这次课程设计中所得经验，明白学生应该怎样去学习。
成功就是在不断摸索中前进实现的，遇到问题不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。
.
因篇幅问题不能全部显示，请点此查看更多更全内容