ISE软件布局布线问题
发布网友
发布时间：2022-04-22 19:36
共1个回答
热心网友
时间：2023-10-26 11:19
这种问题很常见 资源占用率高并且时序不易满足导致的（你可以把时钟频率约束降低一半再编译一下试试 应该没问题的）
没有什么简单直接的解决办法 最根本的是改进设计 其他可以尝试的是各种优化选项、PlanAhead手工布局、改变布局算法Starting Point、SmartXplorer（前面几种的组合 自动化处理 但是很费时间）
没有必要的复位就不要写 这样可以减少布线资源的拥挤程度
当然换容量大或者速度等级高的FPGA芯片也可以解决
另外提醒一下 确保约束没有错误（工作频率约束不要过分严格 如果有多周期逻辑和False Path要加上）
