怎样在ISE软件中用verilog 语言进行连线
发布网友
发布时间：2022-04-22 19:36
共2个回答
热心网友
时间：2023-07-17 21:04
你的意思是将连个端口连接起来么？
如果是这样的话，可以在顶层模块中声明一个wire型变量
然后用模块调用连接，模块调用应该会吧，把固定的端口对应上就ok啦
例： wire a_connet_b；
A_mole m1（.a(a_connet_b), ...）;
B_mole m2（.b(a_connet_b), ...）;
其中a ，b分别是A_mole和B_mole中的信号端口；
如果不是模块之间的信号，直接assign 就可以了。
仅供参考！！！
热心网友
时间：2023-07-17 21:04
这和软件没有关系，是verilog语言的问题！
